

(11) Publication number:

60124941 A

Generated Document.

#### PATENT ABSTRACTS OF JAPAN

(21) Application number: 58234010

(51) Intl. Cl.: H01L 21/302

(22) Application date: 12.12.83

(30) Priority:	
(43) Date of application	
publication:	

04.07.85

(71) Applicant: TOSHIBA CORP (72) Inventor: FUJITA HIROSHI

(84) Designated contracting states:

(74) Representative:


# (54) MANUFACTURE OF INTEGRATED CIRCUIT


(57) Abstract:


PURPOSE: To improve the characteristics and the yield of IC's by reducing the amount of side etching and its variation by a method wherein the first plasma etching is performed to the surface of a polycrystalline layer deposited on a semiconductor substrate, thus forming polycrystallne wirings over the whole region of the surface; and unnecessary parts of them are removed by the second plasma etching.

CONSTITUTION: The polycrystalline layer is deposited on the surface of the semiconductor substrate 1, and a photo mask having a polycrystalline wiring region A and a dummy wiring region B positioned at the part other than this region is provided on the surface. Next, wiring photo resist patterns 5 and dummy wiring photo resist patterns 6 are formed on the surface of the polycrystalline layer by means of the mask. At this time, the total extension of the patterns 6 are made as long as possible. Thereafter, polycrystalline patterns 5a and 6a of the regions A and B are simultaneously formed by the first plasma etching; the region A is covered with the second photo mask, the second photo resist pattern 7 being provided, and the wirings 6a of the region B being them removed by the second etching.

COPYRIGHT: (C)1985,JPO&Japio







# ⑩ 公 開 特 許 公 報 (A) 昭60 - 124941

@int Cl.⁴

識別記号

庁内整理番号

❸公開 昭和60年(1985)7月4日

H 01 L 21/302

J - 8223 - 5F

審査請求 未請求 発明の数 1 (全3百)

**図発明の名称** 集積回路の製造法

②特 顯 昭58-234010

磨 志

**20出** 願 昭58(1983)12月12日

砂発 明 者 冨士田

川崎市幸区堀川町72番地 東京芝浦電気株式会社堀川町工

場内

⑪出願人 株式会社東芝

川崎市幸区堀川町72番地

個代 理 人 弁理士 菊池 五郎

明. 柳 舊

1. 発明の名称

集積回路の製造法

2. 特許請求の範囲

半導 製板上に 堆積 した 半導体 多結 晶 層 表 面 に 第 1 の プラズマエッチングにより、 表 面 全領 域 に 半 導体 多 結 晶 配線 を 形 成 し 、 第 2 の プラズマエッチ ングにより 前 記 半導体 多 結 晶 配線 中 の 不 要 の も の を除去することを 特徴とする 集積 回路の 製造 法。

3. 発明の詳細な説明

[発明の技術分野]

本発明は集積回路の製造法に係る。

[発明の技術的背景とその問題点]

従来、集積回路の構成素子として必要な半導体 多結品配線を形成するには、半導体 基板 1 上に半 導体多結晶層を堆積させ、第 1 図に 示すようにそ の表面に転字技術によりフォトレジストバターン 2 を形成し、これを耐エッチングマスク層として プラズマエッチングを行って、半導体多結晶層を 選択的にエッチングしている。第 2 図はエッチン

グ後の第1図Ⅱ-Ⅱ線における断面図で、この図中、3は形成された半導体多結晶配線を示している。

プラズマエッチング(ケミカル ドライ エッチング)は、通常エッチャント供給律条件でエッチングするため、被エッチング層の面積により実効エッチング速度が異なり、面積が小さい程エッチング速度は大である。

また、プラズマエッチングは等方性エッチングであるため、フォトレジスト等の耐エッチング腐の下方にもサイドエッチングが進行する。而してジャストエッチ後は実効エッチング面積が大きく減少するので、サイドエッチングの速度は大きく

従って、フォトレジストパターンの形状によってエッチング速度が左右されることとなり、「半導体多結晶配線面積/チップ面積」た小さいパターンで、「半導体多結晶配線周辺長/チップ面積が小さいパターン程、半導体多結晶層の厚さ方向のエッチング速度は小さく、サイドエッチング速

度が大きいので、オーバエッチング時のサイドエッチング預は大となり、またサイドエッチング頂 の精密制御は困難である。

そのため、半導体多結晶配線3はパターンより 和くなり、集積回路の特性、歩留り低下の原因と なっている。なお、第1回中4はチップ境界を示 す。

#### 「発明の目的」

本発明は上記の事情に提きなされたもので、フォトレジストパターンと、これを耐エッチングマスクとして プラズマエッチングにより形成した半線体多結晶配線との寸法変換差を減少させ得ると 非に、そのパラツキも小さくできる集積回路の製造法を得ることを目的とする。

#### 「発明の概要」

本発明の集積回路の製造法は、半導継板上に推構した半導体多結晶層表面に第1のプラズマエッチングにより、表面全領域に半導体多結晶配線を形成し、第2のプラズマエッチングにより前記半導体多結晶配線中の不要のものを除去することを

により、第1のプラズマエッチング時の実効エッチング面積が減少し、またジャストエッチング後の実効エッチング面積が増加する。 従って、プラズマエッチングの面積効果により、ジャストエッチング速度は大となり、ジャストエッチング後のサイドエッチングに対するサイドとなるので、間一オーバエッチングに対するサイドとなる。

# し発明の効果」。

上記のように、リイドエッチング量およびその パラツキが減少させられるので、集積回路の特性、 その歩留りの向上をはかることができる。

# 4. 図面の簡単な説明

第 1 図は従来の製造法の平面図、第 2 図は第 1
図 U - I 線における断面図、第 3 図は本発明一実施例の第 1 のプラズマエッチング用のフォトレジストバターンの平面図、第 4 図は第 3 図 IV - IV 線における第 1 のプラズマエッチング後の断面図、第 5 図は第 2 のプラズマエッチン用のフォトレジ

特徴とする。

# [発明の実施例]

上記のようにフォトレジストパターンを形成した後、第1のプラズマエッチングにより、第4図に示すように領域A、Bの半導体多結晶パターン5a、6aを同時に形成する。

次に、第2のフォトマスクにより領域Aをおおって第2のフォトレジストパターン7を形成し、第2のプラスマエッチングにより領域Bのダミー配線 6 a を除去する。

上記の本発明によれば、ダミー配線領域の附加

ストパターンの平面図、第6図は第5図 VI - VI 線における第2のプラズマエッチング後の断値図である。

1 … 半導体接板

4 … チップ境界

5, 6, 7…フォトレジストパターン

5 a … 半導体多結晶配線

6 a … ダミー配線

出颜代理人 弁理士 菊 池 五 邸

